문서 ID: 000082820 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-04-16

STRATIX HDMI 설계 예시 Rx 잠금 시간이 더 긴 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro 에디션 버전 18.0의 Stratix® 10 HDMI IP에 문제가 있으므로 사용자는 HDMI Rx가 HDMI 2.0 해상도를 잠그는 데 시간이 더 오래 걸린다는 것을 Arria® 10 HDMI IP 디자인 예시와 비교할 수 있습니다.

    이는 HDMI IP Rx가 빠른 정렬을 달성하기 어렵게 만드는 추가 지연을 초래하는 Stratix 10 FPGA 동기화 상태 머신 워드 정렬 rx_std_bitslipboundary_sel 동작이 변경되어 발생하기 때문입니다.

    해결 방법

    해결 방법이 없습니다.

    이 문제는 Quartus® Prime Pro 버전 18.0 업데이트 1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.