인텔® Stratix® 10 PCIe* IP 매개변수 편집기를 통해 구성, 디버그 및 확장 옵션 탭에 활성화된 기능을 사용하여 PCI* Express MX H-Tile ES1 FPGA Devkit Design Example에 대한 인텔® Stratix® 10 하드 IP를 컴파일할 때 다음 Fitter 오류 메시지가 표시될 수 있습니다.
오류(175020): Fitter는 이 유형의 로직에 대한 유효한 위치가 없기 때문에 지역 내 pcie_example_design pcie_example_design 일부인 로직 핀(95, 2)에서 (95, 2) 로직 핀을 제한할 수 없습니다.
오류(16234): 고려된 위치 1개 중 법적 위치를 찾을 수 없습니다.
오류(175005): GPIO의 IO_FUNCTION(영향을 받는 위치 1개)가 있는 위치를 찾을 수 없습니다.
오류(14566): Fitter는 기존 제약 조건(1핀)과의 충돌로 인해 1개의 주변 구성 요소를 배치할 수 없습니다.
오류(15307): 불법 또는 상충되는 할당으로 인해 설계에 프로젝트 할당을 적용할 수 없습니다.
Fitter 오류 메시지는 PCI Express MX H-Tile ES1 FPGA Devkit 설계 예에 대한 인텔® Stratix® 10 하드 IP의 잘못된 재구성 클럭 핀 위치 할당 때문입니다.
이 문제를 해결하려면 아래와 같이 재구성 클럭 핀 위치를 변경하십시오.
인텔® Quartus® 프라임 핀 플래너에서 핀 위치 할당을 전환할 때 PIN_AR26/PIN_AP26(n)에서 PIN_AT13/PIN_AU13(n)로 reconfig_clk_in_clk 핀을 재할당합니다.
QSF 파일에서 핀 위치 할당을 전환할 때는 다음 할당을 변경합니다.
핀 위치 할당부터:
set_location_assignment PIN_AR26 -to reconfig_clk_in_clk
set_location_assignment PIN_AP26 -to "reconfig_clk_in_clk(n)"
위치 할당을 고정하려면:
set_location_assignment PIN_AT13 -to reconfig_clk_in_clk
set_location_assignment PIN_AU13 -to "reconfig_clk_in_clk(n)"
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.1에서 해결되었습니다.