플랫폼 디자이너에서 HPS로 DDR3 UniPHY 기반 컨트롤러를 컴파일할 때 오류가 발생하는 이유는 무엇입니까?

플랫폼 디자이너에서 하드 프로세서 시스템(HPS)을 사용하는 DDR3 UniPHY 기반 컨트롤러에 대한 분석 및 합성 컴파일 단계에서 다음과 같은 오류가 나타날 수 있습니다.

오류: cyclonev_io_config 기본값인 아톰 "{계층 구조}.config_1 입력 포트 DATAIN이 법적으로 연결 및/또는 구성되지 않았습니다.
정보(129003): 입력 포트 DATAIN은 일정한 신호에 의해 구동되지만 컴파일러는 이 입력 포트가 실제 신호에 연결될 것으로 예상합니다.

오류: 원자 "{계층 구조}.config_1"의 입력 포트 ENA는 cyclonev_io_config 원시적이며 법적으로 연결되거나 구성되지 않았습니다.
정보(129003): 입력 포트 ENA는 일정한 신호에 의해 구동되지만 컴파일러는 이 입력 포트가 실제 신호에 연결될 것으로 예상합니다.

오류: cyclonev_io_config 원시인 아톰 "{계층 구조}.config_1"에 대한 입력 포트 업데이트가 법적으로 연결 및/또는 구성되지 않았습니다.
정보(129003): 입력 포트 업데이트는 일정한 신호에 의해 구동되지만 컴파일러는 이 입력 포트가 실제 신호에 연결될 것으로 예상합니다.

이 문제는 컴파일 도중 DDR3 컨트롤러가 즉석에서 생성되는 플랫폼 디자이너의 지연된 세대를 사용할 때 발생합니다. 디자인을 올바르게 컴파일하는 올바른 방법은 다음과 같습니다.

1. 플랫폼 디자이너 시스템을 만듭니다.
2. 플랫폼 디자이너 시스템에서 DDR3 컨트롤러 IP를 생성 합니다.
3. 결과 .qip 파일을 .qsys 파일이 아닌 프로젝트 파일에 포함하십시오.