설명
현재 문서에서는 HPS 블록에서 FPGA 블록으로 라우팅된 모든 SPI 신호를 정의하지 Cyclone® V SoC 및 Arria® V SoC 장치.
해결 방법
SPI 인터페이스 신호의 설명과 사용은 다음과 같습니다.
spim0_txd//1비트 출력 데이터
입력 데이터 spim0_rxd//1비트
spim0_ss_in_n // 마스터 모드에서 이 신호는 버스에서 마스터 경합을 나타내는 데 사용할 수 있습니다.
높이 묶을 수 있습니다.f 이 기능은 사용되지 않습니다.
spim0_ss_oe_n // 1비트 데이터 활성화 - txd 버스를 트라이스테이트하는 데 사용
spim0_ss_0_n // 슬레이브 셀렉트 출력
spim0_ss_1_n //슬레이브 셀렉트 출력
spim0_ss_2_n // 슬레이브 셀렉트 출력
spim0_ss_3_n //슬레이브 셀렉트 출력
이 정보는 장치 핸드북의 향후 릴리스에서 업데이트됩니다.