설명
이러한 고속 메모리 인터페이스를 인터페이싱하기 위해 IOE에 6개의 I/O 레지스터 외에도 Stratix 장치는 이중 데이터 속도(DDR) SDRAM 및 FCRAM과의 상호 작용을 위한 전용 회로도 갖추고 있습니다. 모든 Stratix 장치에서 장치의 상단(I/O 은행 3 및 4)과 하단(I/O 은행 7 및 8)의 I/O 은행은 DDR SDRAM 및 FCRAM I/O 핀을 지원합니다. 이러한 핀은 ×, ×6 또는 ×2의 DQ 버스 모드를 통해 DQS 신호를 지원합니다.
× 모드의 경우 I/O 은행 3 및 4 및 I/O 은행 7 및 8에 최대 20개의 프로그래밍 가능한 DQS 및 DQ 핀 그룹이 있습니다. 각 그룹은 DQS 핀 1개와 최소 8개의 DQ 핀 세트로 구성됩니다(그림 66 참조). 각 DQS 핀은 해당 그룹 내에서 8개의 DQ 핀 세트를 구동합니다. EP1S10 장치는 최대 16개의 × DQ 핀 그룹을 지원합니다. 표 28을 참조하십시오.
×6 모드의 경우 I/O 은행 3과 4에 최대 8개의 프로그래밍 가능한 DQS 및 DQ 핀 그룹이 있으며 I/O 은행 7과 8에는 4개의 그룹이 있습니다. 각 그룹은 하나의 DQS와 최소 16개의 DQ 핀으로 구성됩니다. EP1S20 장치는 7개의 ×6 그룹을 지원합니다. EP1S10 장치는 ×6 모드를 지원하지 않습니다. 다른 모든 장치는 전체 8개 그룹을 지원합니다. 표 28을 참조하십시오.
×2 모드의 경우 I/O 은행 3과 4에 2개의 그룹, I/O 은행 7과 8에 2개의 그룹인 프로그래밍 가능한 DQS 및 DQ 핀 4개 그룹이 있습니다. 각 그룹은 하나의 DQS와 최소 32개의 DQ 핀으로 구성됩니다.
| 표 1. Stratix 장치에서 DQ 및 DQS 버스 모드 지원 | ||||
| 장치 | 패키지 | × 그룹 수 | ×6 그룹 수 | ×2 그룹 수 |
| EP1S10 | 672핀 BGA 672핀 파인라인 BGA | 12 개(1) | 0 | 0 |
| 780핀 파인라인 BGA | 16 (2) | 0 | 4 | |
| EP1S20 | 672핀 BGA 672핀 파인라인 BGA | 16 (2) | 7 (3) | 4 |
| 780핀 파인라인 BGA | 20 | 7 (2) | 4 | |
| EP1S25 | 672핀 BGA 672핀 파인라인 BGA | 16 (3) | 8 | 4 |
| 780핀 파인라인 BGA 1,020핀 FineLine BGA | 20 | 8 | 4 | |
| EP1S30 | 모든 | 20 | 8 | 4 |
| EP1S40 | 모든 | 20 | 8 | 4 |
| EP1S60 | 모든 | 20 | 8 | 4 |
| EP1S80 | 모든 | 20 | 8 | 4 |
| EP1S120 | 모든 | 20 | 8 | 4 |
- 이 패키지에는 I/O 은행 3 및 4에 6개의 그룹이 있으며 I/O 은행 7 및 8에는 6개의 그룹이 있습니다.
- 이 패키지에는 I/O 은행 3 및 4에 8개의 그룹이 있으며 I/O 은행 7 및 8에는 8개의 그룹이 있습니다.
- 이 패키지에는 I/O 은행 3, 4, I/O 은행 7 및 8에 있는 4개의 그룹이 있습니다.