문서 ID: 000082959 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-09-17

Quartus® Prime Pro 소프트웨어 버전 18.0에서 RSFEC를 활성화할 때 이더넷 FPGA IP용 E-타일 하드 IP가 이더넷 속도를 10G에서 25G로 변경하는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    이더넷
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro 소프트웨어 버전 18.0을 사용하고 이더넷 FPGA IP용 E-Tile 하드 IP에 대해 '선택적 RSFEC가 있는 1 - 4 10GE/25GE' 또는 '100GE 또는 옵션 RSFEC 및 1588 PTP' 코어 변형이 있는 1 - 4 10GE/25GE를 선택할 때 'RSFEC 활성화' 매개변수가 활성화되면 '이더넷 속도 선택' 매개변수가 10G에서 25G로 자동 전환됩니다.

이더넷 FPGA IP용 E-타일 하드 IP는 10G 채널이 있는 변형에 대해 RSFEC를 지원하지 않습니다.

해결 방법

이 코어 변형에서는 10G 속도 모드가 지원되지 않으므로 10G 이더넷 속도에서 "RSFEC 사용" 옵션을 선택하지 않는 것이 좋습니다. 지원되는 IP 변형은 이더넷 IP용 E-Tile 하드 IP 사용 설명서(그림 1)를 참조하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA
인텔® Stratix® 10 TX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.