문서 ID: 000083130 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-06-14

PCI Express 링크 교육이 간헐적으로 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    버그로 인해 손상된 TS1의 전송으로 인해 PCI Express® IP 코어용 하드 IP로 링크 교육 실패가 발생할 수 있습니다.

    하드 IP 코어 LTSSM 상태는 Detect와 Polling.Config 상태 사이를 순환합니다. 손상된 TS1으로 인해 링크 파트너는 Polling.Active 상태로만 진행할 수 있으므로 링크 교육이 실패합니다.

    해결 방법

    소프트 리셋 컨트롤러를 사용하려면 IP를 수정하십시오. 아래 관련 솔루션을 참조하십시오.

    이 문제는 Quartus® II 소프트웨어의 v13.1.2 이상에서 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 8 제품

    Arria® V GT FPGA
    Arria® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.