문서 ID: 000083143 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-24

Cyclone IV GX 타이밍 모델이 MEAB_SEC_LEFT_INPUT 지연이 누락됨

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Quartus II 소프트웨어 버전 10.0 SP1 ~ 12.0 SP1, Cyclone IV GX 타이밍 모델에는 지연이 전혀 없는 오류가 있습니다. M9K 메모리 블록에 대한 보조 입력 mux의 한 입력에 해당합니다. Tthe 정확한 지연은 약 100 ps ~ 200 ps입니다(지연은 다양합니다. 작동 상태). 지연은 포함된 설계에 중요합니다. 슬랙이 낮은 경로의 MEAB_SEC_LEFT_INPUT 요소(즉, 200 ps 미만의 여유를 가진 경로), 잘못된 0 때문에 타이밍 모델이 지연되면 하드웨어 오류가 발생할 수 있습니다. 결정하려면 이 문제가 특정 경로에 영향을 미치는지 여부는 다음 단계를 따르십시오.

    1. 경로의 경우 TimeQuest 타이밍 분석기에서 라우팅 표시 옵션을 설정하여 보고서 타이밍 실행 에.
    2. 타이밍 보고서를 검사합니다. 제로 지연 문제가 영향을 미칩니다. 경로에 MEAB_SEC_LEFT_INPUT 요소가 있는 경우 경로 경로.
    해결 방법

    이 문제는 Quartus II 소프트웨어 버전에서 해결되었습니다. 12.0 SP2.

    이 지연을 제대로 고려하려면 Quartus로 업그레이드하십시오. II 소프트웨어 버전 12.0 SP2를 실행한 다음 타이밍 분석을 다시 실행합니다.

    새로운 타이밍 분석을 통해 영향을 받는 경로의 여유를 줄일 수 있습니다. 그 결과 새로운 타이밍 오류가 발생할 수 있습니다. 타이밍 분석 시 Quartus II 소프트웨어 버전 12.0 SP2에서 새로운 타이밍을 소개합니다. 실패, 분석 및 합성을 다시 실행하여 새로운 적합성 획득, 및 장소 및 경로. 새로운 적합성으로 추가 지연이 고려됩니다. 보조 입력 mux에.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® IV FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.