문서 ID: 000083190 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-01-01

내 Stratix IV GX 디자인이 VCCL/T/R=1.2 및 VCCA를 2.5V로 컴파일하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 9.1 SP1 및 9.1 SP2는 VCCA = 2.5V와 VCCL/R/T=1.2V의 조합을 Stratix® IV GX 설계에 대해 컴파일하지 않습니다.

    모든 트랜시버에서 더 높은 데이터 속도를 제공하기 위해 VCCL/T/R=1.2V가 필요할 때 장치 양쪽의 VCCL/T/R은 1.2V로 설정됩니다. 또한 VCCA 자동 모드에서는 VCCL/T/R이 1.2V로 설정되어 있음에도 불구하고 해당 측면의 데이터 속도가 4.25G 미만인 경우 VCCA는 2.5V로 설정됩니다. 설계를 완벽하게 컴파일하려면 VCCA를 양쪽에서 3.0V로 설정해야 합니다.

    그림 1: VCCA 선택을 위한 메가위저드™ 풀다운

    Figure 1

     

     

     

     

    그림 2: VCCA = 3.0 없이 컴파일되지 않는 예제 디자인.

    Figure X

     

    Stratix IV GX 장치는 데이터 속도가 해당 측면의 4.25G 미만인 경우 더 높은 VCCA를 필요로 하지 않습니다. 이것은 Quartus II 소프트웨어의 향후 버전에서 해결될 소프트웨어 문제입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Stratix® IV FPGA
    Stratix® IV GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.