PCI* Express 핀 위치에 대한 인텔® Stratix® 10 하드 IP를 사용하여 -2/-3 속도 등급 인텔® Stratix® 10개 장치를 대상으로 Gen3 PIPE* 구성에서 인텔® Stratix® 10 L-Tile/H-Tile Transceiver Native PHY를 컴파일할 때 이 오류가 나타날 수 있습니다.
이 문제를 해결하려면 트랜시버 위치를 변경하여 인텔® Stratix® 10 하드 IP에서 사용하는 위치를 피하거나 장치 속도 등급을 -1로 변경합니다.
이 오류는 -2 또는 -3 속도 등급을 대상으로 인텔® Quartus® Prime Pro 에디션 버전 17.0, 17.1 및 18.0을 사용할 때 보고됩니다.
이 오류는 인텔® Quartus® Prime Pro 에디션 버전 18.1부터 수정되었습니다.