문서 ID: 000083206 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2018-12-19

PCI Express* 인텔® FPGA IP 대한 Avalon -MM 인텔® Arria® V 하드 IP 또는 PCI Express* 인텔® FPGA IP 대한 Avalon -MM Cyclone® V 하드 IP를 사용할 때 기본 주소 등록(BAR) 크기를 어떻게 변경할 수 있습니까?

환경

    인텔® Quartus® Prime Pro Edition
    PCI Express* 인텔® FPGA IP용 Cyclone® V 하드 IP
    PCI Express* 인텔® FPGA IP용 Arria® V 하드 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

PCI Express* 인텔® FPGA IP 대한 Avalon -MM 인텔® Arria® V 하드 IP 또는 PCI Express* 인텔® FPGA IP 대한 Avalon -MM Cyclone® V 하드 IP를 사용할 때 GUI의 BAR 크기가 고정되어 "N/A"로 설정되었을 수 있습니다.

AVALON 사용 시 BAR 크기 - IP의 MM 구성은 플랫폼 디자이너가 자동으로 설정하고 사용자가 수동으로 설정하지 않습니다.

 

 

 

해결 방법

필요한 BAR 크기를 올바르게 설정하려면:

먼저I P를 플랫폼 디자이너에 추가하고 필요한 BAR 레지스터를 활성화합니다.

둘째, 플랫폼 디자이너에서 BAR 레지스터 포트를 설계 내의 필요한 다른 구성 요소에 연결합니다.

 

PCIe* IP가 다시 열리면 연결된 구성 요소에 따라 BAR 크기가 자동으로 설정되었음을 알 수 있습니다.

BAR 크기는 사용자가 수동으로 설정할 수 없습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

Arria® V FPGA 및 SoC FPGA
Cyclone® V FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.