문서 ID: 000083212 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-08-12

LineWrap 활성화 마스터에서 전송을 버스트하는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
    인텔® Nios® II (클래식) 프로세서
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

lineWrap 매개변수 세트가 있는 Avalon®-MM 마스터에서 버스트 전송은 버스트 경계와 정렬되지 않은 주소에서 버스트가 시작될 때 잘못된 주소에 액세스할 수 있습니다.

이 문제는 슬레이브에 연결된 2개 이상의 Avalon-MM 마스터가 있을 때 발생합니다.

이 문제로 인해 Qsys 패브릭이 버스트 경계를 잘못 계산하여 버스트 경계를 감싸지 않습니다.

lineWrap 매개변수에 대한 자세한 내용은 Avalon 인터페이스 사양 (PDF)의 3장을 참조하십시오.

lineWrap 매개변수가 활성화된 Avalon-MM 마스터의 예는 Nios® II instruction_master.

해결 방법 이 문제는 Quartus® II 소프트웨어 버전 13.0부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.