문서 ID: 000083249 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

QDRII SRAM UniPHY 기반 인터페이스를 지원합니까, 아니면 DDR2 SDRAM 또는 DDR3 SDRAM UniPHY 기반 컨트롤러 IP와 같은 슬루 속도에 대한 설정 및 보류가 필요합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

QDRII SRAM UniPHY 기반 인터페이스는 DDR2 SDRAM 또는 DDR3 SDRAM UniPHY 기반 컨트롤러 IP와 같은 슬루 속도에 대한 설정 및 디레이팅을 삭제하지 않습니다. QDRII SRAM UniPHY 기반 IP에는 디레이팅이 필요하지 않습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 8 제품

Stratix® IV GX FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® III FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA
Stratix® V GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.