문서 ID: 000083259 콘텐츠 형태: 오류 메시지 마지막 검토일: 2015-06-29

오류(10162): Verilog HDL 개체 선언 오류 <flile>(4616): 암시적 그물 "perstn_pin"을 선언할 수 없습니다.</flile>

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 PCIe® IP용 Arria® 10 Avalon®-ST 인터페이스를 사용하여 프로젝트를 컴파일할 때 이 오류가 나타날 수 있습니다.
    해결 방법

    다음을 찾습니다. /altera_pcie_a10_hip_150/synth/_alterapcie_a10_hip_150_****.v 파일(****가 무작위로 생성된 일련의 문자인 경우)을 변경하고 다음을 변경합니다.

    2026년 라인에서 이 재설정 싱크로나이저를 추가합니다.
    //=================================
    동기화기 재설정
    //=================================

    생성 시작: g_rst_sync
    경우(interface_type_integer_hwtcl == 1) || (include_sriov_hwtcl == 1)) 시작: g_syncrstn_avmm_sriov
    동기화기 재설정
    altpcie_reset_delay_sync #(
    . ACTIVE_RESET(0),
    . WIDTH_RST(10),
    . 노드네임("app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl"),
    . LOCK_TIME_CNT_WIDTH (1)
    ) app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl (
    .clk(coreclkout_hip),
    .async_rst(~reset_status),
    .sync_rst(app_rstn[9:0])
    );


    최종 생성

    4378 줄에서 이 재설정 싱크로나이저를 삭제합니다.
    동기화기 재설정
    altpcie_reset_delay_sync #(
    . ACTIVE_RESET(0),
    . WIDTH_RST(10),
    . 노드네임("app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl"),
    . LOCK_TIME_CNT_WIDTH (1)
    ) app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl (
    .clk(coreclkout_hip),
    .async_rst(~reset_status),
    .sync_rst(app_rstn[9:0])
    );

    4612 줄에서 이 줄이 변경되었습니다.
    .power_on_reset_n(perstn_pin

    다음과 같이 하십시오.
    .power_on_reset_n(app_rstn[0]

     

    이 문제는 Quartus® II 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Arria® 10 GT FPGA
    인텔® Arria® 10 GX FPGA
    인텔® Arria® 10 SX SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.