인텔® Quartus® Prime Software 버전 15.1 이전의 문제로 인해 인텔® Arria® 10개 장치에 대한 부동 소수점 DSP IP 구성 요소를 시뮬레이션할 때 다음 시뮬레이션 오류 중 하나가 나타날 수 있습니다.
멘토:
# ** 오류: (vlog-13069) ./.. /.. /altera_fpdsp_block_151/sim/<moduleSpecificName>_altera_fpdsp_block_<versionSpecificID>(46): ";": 구문 오류, 예기치 않은 \';\', 기대 \'\'에 가깝습니다.
보조:
ncvlog: *E, EXPRPA(./.. //.. /altera_fpdsp_block_151/sim/<moduleSpecificName>_altera_fpdsp_block_<versionSpecificID>,46|1): 올바른 괄호(\')\') [12.1.2][7.1(IEEE)].
시놉시스:
오류-[SE] 구문 오류
다음 verilog 소스에 구문 오류가 있습니다.
"./.. /.. //.. /altera_fpdsp_block_151/sim/<moduleSpecificName>_altera_fpdsp_block_<versionSpecificID>.sv",
46: 토큰은 \';\'
);
이 문제를 해결하려면 다음 작업 중 하나를 수행하십시오.
- VHDL 버전의 IP를 생성하고 이를 시뮬레이션에 사용합니다.
- /altera_fpdsp_block_151/sim/_altera_fpdsp_block_.sv에서 생성된 변형 파일을 수정하고 다음 행을 변경합니다.
.chainout(체인아웃)
받는 사람:
.chainout(체인아웃)
참고: 파일의 위치는 15.0 또는 15.1 버전에서 찾을 수 있으므로 디렉토리 경로는 /altera_fpdsp_block_150 또는 /altera_fpdsp_block_151 수 있습니다.
이 문제는 인텔® Quartus® Prime Software v16.0에서 해결되었습니다.