문서 ID: 000083300 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-02-12

REFCLK 핀을 사용하여 Stratix IV GX/GT 및 Arria II GX 장치에서 재구성 클럭(reconfig_clk)을 생성할 수 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

아니요, REFCLK 핀을 직간접적으로 사용하여 재구성 클럭(reconfig_clk)을 생성할 수 없습니다. ALTGX_RECONFIG 블록이 재설정되지 않을 때 안정적인 클럭이 필요하기 때문입니다.  REFCLK 클럭은 처음에는 안정적이지 않을 수 있으며 오프셋 취소 프로세스에 문제가 발생할 수 있습니다.

다음은 몇 가지 권장 사항입니다.

1) 장치 전원이 빨라진 비 트랜시버 IO 클럭 핀에서 무료 러닝 클럭을 사용하십시오.

2) GPLL을 사용하여 IO 클럭 핀에서 공급되는 reconfig_clk 생성할 수 있습니다.

그림 1. 동적 재구성 reconfig_clk 요구 사항

Figure x


GPLL 클럭 출력이 안정될 때까지 Reconfig_reset 주장해야 합니다. 이 기능은 위에 표시된 대로 GPLL 잠긴 출력과 reconfig_reset 입력 사이에 인버터를 삽입하여 수행할 수 있습니다. reconfig_reset 입력은 동기 재설정이므로 반전된 잠금 신호가 reconfig_clk 클럭 도메인과 동기화되어야 합니다. GPLL의 잠긴 상태는 불안한 입력 참조 클럭으로 인해 초기 단계에서 결함이 있을 수 있습니다. 이 경우 밀리초 필터를 구현해야 합니다.

초기화 후 바쁜 신호가 해제되면 reconfig_reset 다시 주장해도 오프셋 취소 프로세스가 다시 시작되지 않습니다.

alt_reconfig 블록에 reconfig_reset 포트를 활성화하려면 '채널 및 TX PLL 선택/재구성' 옵션을 활성화하고 채널 및 TX PLL 재구성 탭에서 "\'reconfig_reset\' 옵션 사용"을 체크 오프해야 합니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.