문서 ID: 000083307 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

TIMEQuest 타이밍 분석기에서 타이밍 검사 보고서의 클럭 없음 섹션에 OCT 노드가 나열되는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어에서 TimeQuest Timing 분석기의 체크 타이밍 보고서에는 Stratix® IV 장치를 대상으로 하고 UniPHY를 지원하는 DDR3 SDRAM 컨트롤러 MegaCore®를 사용하는 설계를 위한 No Clock 섹션에 다음 온칩 종료(OCT) 노드가 나열될 수 있습니다.

|altera_mem_if_oct_stratixiv:oct0|wire_sd1a_terminationcontrol[0]
|altera_mem_if_oct_stratixiv:oct0|wire_sd1a_serializerenableout[0]
해결 방법

이러한 경고는 안전하게 무시될 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Stratix® IV GX FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.