VCS/VCSMX 시뮬레이터에서 실행할 때 JESD204B IP 코어 설계 예시 시뮬레이션 중단

JESD204B IP 코어 설계 예시 시뮬레이션은 언제 중단됩니다. VCS 또는 VCSMX 시뮬레이터를 사용하여 시뮬레이션 파일을 실행합니다.

이 문제는 JESD204B를 지원하는 모든 버전에 영향을 미칩니다. IP 코어.

설계 예시 시뮬레이션의 경우 디버그 옵션을 비활성화할 수 있습니다. 중단.

VCS 시뮬레이터의 경우 다음 단계를 따르십시오.

1. ed_sim/testbench/synopsys/vcs/run_tb_top.sh 파일을 엽니다. 다음 행을 변경합니다.

. TOP_LEVEL_NAME="tb_top" SKIP_ELAB=1 SKIP_SIM=1 USER_DEFINED_ELAB_OPTIONS="-debug_pp"

. TOP_LEVEL_NAME="tb_top" SKIP_ELAB=1 SKIP_SIM=1 USER_DEFINED_ELAB_OPTIONS=""

./simv -ucli -l sim.log -do

./simv -l sim.log

2. ed_sim/testbench/models/tb_top.sv 파일을 열고 변경 다음 줄:

(0);

;

VCSMX 시뮬레이터의 경우 다음 단계를 따르십시오.

1. ed_sim/testbench/synopsys/vcsmx/run_tb_top.sh 파일을 엽니다. 다음 행을 변경합니다.

vcs -lca -t ps -debug_pp

vcs -lca -t ps

./simv -ucli -l record.log -do

./simv -l record.log

2. ed_sim/testbench/models/tb_top.sv 파일을 열고 변경 다음 줄:

(0);

;