문서 ID: 000083321 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-02-21

Deinterlacer II IP 코어가 시뮬레이션에서 다른 모든 프레임에 대한 선을 떨어뜨리는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 디인터레이서 II(4K HDR 패스스루) 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime 소프트웨어 버전 16.1의 문제로 인해 Deinterlacer II IP 코어가 "Bob" 디인터레이싱 알고리즘으로 구성되고 모든 F0 필드에 대해 하나의 프레임을 생성하는 경우 시뮬레이션에서 위의 문제가 발생할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 모든 F1 필드에 대해 하나의 프레임을 생성하도록 Deinterlacer II IP를 구성합니다.

    이 문제는 인텔 Quartus Prime 소프트웨어 버전 17.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 9 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Cyclone® 10 FPGA
    인텔® MAX® 10 FPGA
    Arria® II FPGA
    Arria® V FPGA 및 SoC FPGA
    Cyclone® IV FPGA
    Cyclone® V FPGA 및 SoC FPGA
    Stratix® IV FPGA
    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.