중요 문제
설명
Qsys에서 RapidIO IP 코어 인스턴스를 생성하고 지정하는 경우 출력 언어 VHDL, RapidIO IP 코어가 올바르게 연결할 수 없음 Qsys 시스템에서.
그 이유는 단어 또는 이중 단어의 선언입니다.
drbell_s_address주소 , mnt_s_address, sys_mnt_s_address
io_s_rd_address. io_s_wr_address VHDL에서, 이들은
포트는 비트 범위가 가장 적은 비트 범위로 정의됩니다.
0이 아닌 2 또는 3입니다. Qsys는 이러한 포트를 올바르게 연결할 수 없습니다.
모든 RapidIO IP 코어 변형에는 시스템 유지 관리 인터페이스가 있습니다.
신호와 함께. sys_mnt_s_address 다른 신호
IP 코어가 포함되는 모듈에 따라 사용할 수 있습니다.
해결 방법
이 문제에는 해결 방법이 없습니다. 생성을 피해야 합니다. Qsys에서 출력 언어 VHDL을 탑재한 RapidIO 시스템.
이 문제는 RapidIO IP 코어의 버전 14.1에서 해결되었습니다.