Qsys 시스템의 Modelsim VHDL 시뮬레이션을 실행하고 8비트 또는 16비트 쓰기를 수행할 때 시뮬레이션 도구 콘솔에 다음 경고가 자주 나타날 수 있습니다.
경고: 'U'|'가 있습니다. X'|' W'|' Z'|' -' 산술 연산에서 결과는 'X'(es)가 됩니다.
바이트 또는 하프워드 쓰기의 경우, 트랜잭션의 사용하지 않는 바이트 레인이 폐기되기 때문에 이 경고를 무시해도 안전합니다. 이러한 경고를 마스크하려면 시뮬레이션을 시작하기 전에 Modelsim 콘솔에서 다음 명령을 실행할 수 있습니다.
StdArithNoWarnings 1 설정
Quartus의 이후 버전에 대해 이러한 향상을 불필요하게 만들기 위한 시뮬레이션 모델의 개선이 계획되어 있습니다.® II 도구.