DQS 위상 편이 회로는 DLL을 사용하여 DQS/CQ/CQn/QK# 핀에 필요한 클록 지연을 동적으로 제어합니다.
또한 DLL은 주파수 참조를 사용하여 각 DQS/CQ/CQn/QK# 핀의 지연 체인에 대한 제어 신호를 동적으로 생성하여 프로세스, 전압 및 온도(PVT) 변동을 보정할 수 있습니다.
DQS 위상 편이 회로는 최소 200MHz DLL 입력 주파수 미만으로 실행되는 메모리 인터페이스에 효과적인 위상 편이를 보장하는 데 계속 사용할 수 있습니다.
다음 지침을 따르십시오.
1) 100MHz - 199MHz 사이의 인터페이스 주파수의 경우 DLL에 전원을 공급하는 클럭의 주파수를 두 배로 늘려 45°의 유효 위상 변이를 달성해야 합니다.
2) 50MHz - 99MHz 사이의 인터페이스 주파수의 경우 DLL에 공급되는 클럭의 주파수에 4를 곱하여 22.5°의 유효 위상 변이를 달성해야 합니다.
유효 위상 편이를 최대화하기 위한 또 다른 해결 방법은 최소 DLL 입력 주파수보다 가장 가까운 주파수를 사용하여 DLL을 구동하는 것입니다.
다음과 같은 결과가 표시되어야 합니다.
1) 100MHz - 199MHz 사이 공용영역 주파수를 위해, 당신은 90°에 가깝거나 45°의 위 위상 이동을 얻을 것입니다.
2) 50MHz - 99MHz 사이 공용영역 주파수를 위해, 당신은 45°에 가깝거나 22.5°의 위 위상 이동을 얻을 것입니다.
타이밍 분석을 위해 ALTDQ_DQS2 IP의 DQS_PHASE_SHIFT 매개변수를 실제 유효 위상 편이 값으로 설정해야 합니다.
예를 들어 ALTDQ_DQS2 IP의 매개변수가 DQS_PHASE_SETTING = 2(90° 기본 설정)인 경우 인터페이스 메모리 주파수는 178MHz이고 DLL은 205MHz에서 실행되면 90도 205MHz(1.22ns)는 78.14도의 178MHz로 변환됩니다.
그런 다음 DQS_PHASE_SHIFT = 7814를 설정하고 TimeQuest에서 번호를 확인합니다.
.qsf 파일에 다음 할당을 추가합니다.
set_global_assignment -name USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN 켜짐
이는 Quartus II 소프트웨어 버전 13.0SP1 DP5 이상에서 Arria® V 또는 Cyclone® V를 대상으로 하고 Quartus® II 버전 13.1 이상에서 Stratix V 또는 Arria V GZ를 대상으로 할 때 적용됩니다.
.qsf 파일에 이 전역 할당이 없으면 타이밍 분석이 정확하지 않습니다.