중요 문제
인텔® Quartus® Prime 소프트웨어 버전 18.0 이전의 문제로 인해 Interlaken(2세대) 인텔 FPGA IP reset_n 신호가 코어에 포함된 트랜시버를 재설정하지 않습니다.
이 문제를 해결하려면 아래와 같이 IP 코어에 포함된 cleartext 래퍼 ilk_uflex_ext 모듈 내에서 reset_n 신호를 수동으로 연결합니다.
원래 코드:
uflex_ilk_hard_pcs_xcvr #(
. NUM_LANES(NUM_LANES),
...
)C2_XCVR(
컨트롤러 재설정
.mm_clk(mm_clk), //75-125 MHz
.reset_n,
...
해결 방법 코드:
...
) C2_xcvr (
컨트롤러 재설정
.mm_clk(mm_clk), //75-125 MHz
.reset_n(reset_n),
...
이 문제는 향후 인텔® Quartus® Prime 소프트웨어 릴리스에서 해결될 예정입니다.