문서 ID: 000083451 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-01-01

Cyclone 시리즈 장치의 장치 구성 전과 도중 모든 이중 목적 및 사용자 I/O 핀에서 내부 약한 풀업 저항기를 비활성화할 수 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

아니요, Cyclone® 시리즈 장치의 구성 전과 도중 이중 목적 및 사용자 I/O 핀에서 내부 약한 풀업 저항기를 비활성화할 수 없습니다. Cyclone 시리즈 장치에는 구성 전후의 모든 이중 목적 및 사용자 I/O 핀에서 약한 풀업 저항기를 활성화하거나 비활성화할 수 있는 nIO_PULLUP 핀이 없습니다.

nIO_PULLUP 사용에 대한 자세한 내용은 각 장치 제품군에 대한 각 핀 연결 지침을 참조하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 12 제품

Cyclone® III FPGA
Cyclone® II FPGA
Cyclone® FPGA
Cyclone® IV E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V E FPGA
Cyclone® V ST SoC FPGA
Cyclone® V GT FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® III LS FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.