문서 ID: 000083539 콘텐츠 형태: Product Information & Documentation 마지막 검토일: 2014-07-17

Cyclone V 또는 Arria V HPS SDRAM 컨트롤러의 교정 실패 단계를 결정하려면 어떻게 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

교정 디버그 정보를 보려면 hps_isw_handoff 디렉토리에 있는 sequencer_defines.h 파일에서 RUNTIME_CAL_REPORT 옵션을 값 1로 설정하여 디버그 출력 보고서를 켜야 합니다.

 

부팅 후 교정 중에 교정이 실패할 경우 디버그 출력 보고서에 다음 명령문이 인쇄됩니다.

 

SEQ. C: 교정 실패

SEQ. C: 오류 단계:

SEQ. C: 오류 하위 스테이지:

SEQ. C: 오류 그룹 :

 

스테이지와 하위 스테이지를 결정하려면 hps_isw_handoff 디렉토리에서 sequencer.h 파일을 열고 교정 정의 를 찾습니다.

 

/* 교정 단계 */

#define CAL_STAGE_NIL 0

#define CAL_STAGE_VFIFO 1

#define CAL_STAGE_WLEVEL 2

#define CAL_STAGE_LFIFO 3

#define CAL_STAGE_WRITES 4

#define CAL_STAGE_FULLTEST 5

#define CAL_STAGE_REFRESH 6

#define CAL_STAGE_CAL_SKIPPED 7

#define CAL_STAGE_CAL_ABORTED 8

#define CAL_STAGE_VFIFO_AFTER_WRITES 9

/* 교정 하위 스테이지 */

#define CAL_SUBSTAGE_NIL 0

#define CAL_SUBSTAGE_GUARANTEED_READ 1

#define CAL_SUBSTAGE_DQS_EN_PHASE 2

#define CAL_SUBSTAGE_VFIFO_CENTER 3

#define CAL_SUBSTAGE_WORKING_DELAY 1

#define CAL_SUBSTAGE_LAST_WORKING_DELAY 2

#define CAL_SUBSTAGE_WLEVEL_COPY 3

#define CAL_SUBSTAGE_WRITES_CENTER 1

#define CAL_SUBSTAGE_READ_LATENCY 1

#define CAL_SUBSTAGE_REFRESH 1

 

교정 단계에 대한 자세한 내용은 외부 메모리 인터페이스 핸드북의 기능 설명 – UniPHY(.PDF) 장의 UniPHY  교정 단계 섹션을 참조하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Cyclone® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.