문서 ID: 000083560 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2012-09-11

DDR/DDR2/DDR3 높은 퍼포만스 메모리 컨트롤러 설계를 Altera OCT 캘리브롤로인 핀(Rup 및 Rdn)을 어떻게 연결해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

OCT 캘리브레이션Altera® DDR/DDR2/DDR3 고농도 메모리 컨트롤러전원 켜기 모드 또는 사용자 모드에서 발생할 수 있습니다..

설계가 파워업 모드 OCT 교정을 사용하는 경우 설계 핀 플래너에 이 두 개의 핀(termination_blk0~_rup_pad 및 termination_blk0~_rdn_pad)을 만들고 FPGA 사용 가능한 Rup 및 Rdn 핀 위치에 할당해야 합니다.

설계가 사용자 모드 OCT 교정(장치가 구성된 후 OCT 교정을 동적으로 제어할 수 있음)을 사용하는 경우, 설계에 ALTOCT 메가 기능을 포함하고 그에 따라 Rup 및 Rdn 핀을 연결해야 합니다. 자세한 내용은 Altera 응용 프로그램 참고 AN465 를 참조하십시오.

장치의 Rup 및 Rdn 핀 locatoin에 대한 Altera 웹 사이트의 장치 핸드북 또는 장치 핀 아웃 문서를 참조하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® III FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.