문서 ID: 000083562 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

DDR2 또는 UniPHY를 사용한 DDR3 SDRAM 컨트롤러에서 "Qsys 또는 SOPC Builder용 전원 2 데이터 버스 폭 생성" 옵션을 사용해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

UniPHY를 사용하여 DDR2 또는 DDR3 SDRAM 컨트롤러를 사용하는 경우, SDRAM 데이터 버스의 폭이 2의 힘이거나 데이터 폭이 2의 전원이 아닌 경우 전체 데이터 버스를 사용할 의도가 없는 경우 이 옵션을 선택합니다.

이 옵션을 선택하면 데이터 버스 너비가 낮아지게 됩니다. 예를 들어 데이터 폭이 72비트이고 컨트롤러가 절반 속도로 설정된 경우 Avalon-MM 데이터 폭이 256비트로 잘립니다. 이렇게 하면 상위 32개 데이터 비트를 사용할 수 없습니다.

메모리의 전체 폭을 사용하려는 경우 Qsys 또는 SOPC Builder 옵션에 대한 2개의 데이터 버스 폭 생성을 확인하지 마십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 11 제품

Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Arria® V GX FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® III FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.