문서 ID: 000083566 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2016-08-01

Raw Binary Files(.rbf)를 사용할 때 FPP(Fast Passive Parallel) x8, x16 또는 x32 구성 모드를 사용할 때 구성 데이터를 어떻게 전송해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT

설명

원시 바이너리 프로그래밍 파일의 구성 데이터는 작은 엔디안입니다.

.rbf에 바이트 시퀀스 02 1B EE 01이 포함되어 있는 경우(exa로)mple)은 다음 데이터를 FPP x8, x16 또는 x32 모드에서 각각 전송하는 방법에 대해 아래를 참조하십시오.

a) FPPx8 모드에서 바이트의 LSb(최소 비트)는 BIT0, MSb(가장 중요한 비트)는 BIT7입니다.

BYTE0 = 02	BYTE1 = 1B	BYTE2 = EE	BYTE3 = 01
D[7.0]	D[7.0]	D[7.0]	D[7.0]
0000 0010	0001 1011	1110 1110	0000 0001

b) FPPx16 모드에서 파일의 첫 번째 바이트는 구성 단어의 LSB(최소 바이트)이며, 두 번째 바이트는 MSB(가장 중요한 바이트)입니다.

WORD0 = 1B02		WORD1 = 01EE
LSB: BYTE0 = 02	MSB: BYTE1 = 1B	LSB: BYTE2 = EE	MSB: BYTE3 = 01
D[7.0]	D[15.8]	D[7.0]	D[15.8]
0000 0010	0001 1011	1110 1110	0000 0001

c) FPPx32 모드에서 파일의 첫 번째 바이트는 구성 이중 단어의 LSB(최소 바이트)이며, 네 번째 바이트는 MSB(가장 중요한 바이트)입니다.

더블 워드 = 01EE1B02
LSB: BYTE0 = 02	BYTE1 = 1B	BYTE2 = EE	MSB: BYTE3 = 01
D[7.0]	D[15.8]	D[23.16]	D[31..24]
0000 0010	0001 1011	1110 1110	0000 0001

해결 방법

FPP 구성을 수행할 때 상단 비트나 바이트, 더 낮은 비트 또는 바이트를 교체하지 않도록 하십시오. 구성 프로세스 중 구성 데이터를 잘못 전송하면 CONF_DONE 신호에 예기치 않은 동작이 발생할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 15 제품

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Cyclone® V GX FPGA

Stratix® V GT FPGA

Stratix® V GS FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V GT FPGA

Cyclone® V E FPGA

Stratix® V E FPGA

Cyclone® V SE SoC FPGA

설명
해결 방법

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

¹

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.