문서 ID: 000083568 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-11-20

SmartVID 컨트롤러 IP 코어 설계 대상 Arria 10 10AX115 장치 실패 타이밍

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    SmartVID 컨트롤러 IP 코어 디자인은 Arria 10 10AX115 장치를 대상으로 합니다. 다음 경로에 대한 경험 보류 시간 위반:

    보낸 사람

    altera_parallel_smartvid_wrapper:i_altera_parallel_smartvid_wrapper|altera_vid_ctl_wrapper:altera_vid_ip|altera_vid_ctl_fuse:fuse_handling|corectl_jtag_reg

    받는 사람

    altera_parallel_smartvid_wrapper:i_altera_parallel_smartvid_wrapper|jtag~cs_css/tck_fo_1_core.reg__nff.

    이 문제로 인해 타이밍 장애가 발생합니다.

    이 문제는 SmartVID 컨트롤러 IP 코어 버전 14.1을 사용하는 모든 설계에 영향을 미칩니다. 14.1 Arria 10판.

    해결 방법

    이 경로를 false 경로로 설정합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.