문서 ID: 000083573 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-11-14

경고(307026): DDR3-SDRAM 핀 mem_dqs_to_and_from_the_uniphy_ddr3_0[0]은 90, 72, 108, 도 위상 이동이 있는 OUTPUT_PHASE_ALIGNMENT WYSIWYG에서 공급해야 합니다.

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Stratix® III 장치로 DDR3 UniPHY 기반 컨트롤러의 전체 컴파일을 실행할 때 이 중요한 경고가 표시될 수 있습니다.

해결 방법 출력 위상 정렬 블록에 대한 위상 설정은 항상 동적으로 보정됩니다. 따라서 이 경고는 안전하게 무시될 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® III FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.