문서 ID: 000083582 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-12-03

40GbE MAC 및 PHY IP 코어에서 Stratix IV 장치 디자인을 컴파일할 때 임계 경고가 생성됩니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    일부 40GbE MAC 및 PHY IP 코어 예시 프로젝트 컴파일 Quartus II의 12.0 릴리스용 Stratix IV 장치 설계 소프트웨어는 다음과 같은 중요 경고를 생성합니다.

    Critical Warning: Register-to-register paths between different clock domains is not recommended if one of the clocks is from GXB receiver channel.

    오류는 다음 프로젝트에서 생성됩니다.

    • quartus_synth\wrappers\alt_e40_phy\alt_e40_phy_siv.qpf
    • quartus_synth\example_design\alt_e40_adapter_top_siv\alt_e40_adapter_top_siv.qpf
    • quartus_synth\example_design\alt_e40_top_siv\alt_e40_top_siv.qpf

    중요 경고는 부적절하게 지정된 경고로 인해 발생합니다. 다음 .sdc 파일의 false 경로:

    • quartus_synth\wrappers\alt_e40_phy\alt_e40_phy_siv.sdc
    • quartus_synth\example_design\common\common_timing.sdc
    해결 방법

    이 문제는 12.1 Quartus 소프트웨어 릴리스에서 해결되었습니다. IP 코어입니다.

    IP 코어 12.0 릴리스의 경우, 임계 경고 다음과 같은 .sdc 파일에서 잘못 지정된 잘못된 경로로 인해 발생합니다.

    • quartus_synth\wrappers\alt_e40_phy\alt_e40_phy_siv.sdc
    • quartus_synth\example_design\common\common_timing.sdc

    이러한 .sdc 파일에서 다음 코드 블록:

    if {$::TimeQuestInfo(nameofexecutable) eq "quartus_fit"} { # ok } else { set_false_path -from [get_keepers {*lane_marker_lock*vlane_num[*]} ] }

    다음 코드 블록으로 교체해야 합니다.

    set_false_path -from [get_keepers {*lane_marker_lock*vlane_num[*]} ]

    이렇게 하면 중요 경고가 방지됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® IV FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.