문서 ID: 000083675 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-11-15

하드 메모리 인터페이스에서 컨트롤러 결합을 사용할 수 없습니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    하드 메모리 인터페이스용 컨트롤러 결합 기능 Arria V 및 Cyclone V 장치는 버전 11.1에서 사용할 수 없습니다.

    이 문제는 하드를 대상으로 하는 DDR2 및 DDR3 프로토콜에 영향을 미칩니다. Arria V 및 Cyclone V 장치의 메모리 인터페이스. 이 문제는 DDR2 및 DDR3 SDRAM 컨트롤러의 향후 버전에서 수정 UniPHY와 함께.

    해결 방법

    이 문제에 대한 해결 방법은 없습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Arria® V FPGA 및 SoC FPGA
    Cyclone® V FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.