문서 ID: 000083676 콘텐츠 형태: Product Information & Documentation 마지막 검토일: 2015-01-28

EDERROR_INJECT JTAG 명령을 사용하여 Stratix III, Stratix IV 또는 Arria II GX 장치에서 CRC 오류를 시뮬레이션하려면 어떻게 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Stratix® III에서 CRC 오류를 시뮬레이션하려면 EDERROR_INJECT JTAG 명령을 사용하여 IV 또는 Arria® II GX 장치를 Stratix 예제 3에서 코드를 복사하십시오. AN 539: Altera FPGA 장치에서 CRC를 사용한 오류 감지 및 복구 테스트 방법론 (PDF)텍스트 파일로 저장하고 .jam 파일로 저장합니다.

그런 다음 Quartus® II 설계 소프트웨어의 명령줄 JAM 플레이어를 사용하여 .jam 파일을 실행할 수 있습니다.

명령은 다음과 같습니다.

quartus_jli -aerror_inject -cn .jam

여기서 n은 -c = 케이블 인덱스 뒤에 있습니다. USB-Blaster 케이블 인덱스™ 를 찾으려면 다음을 실행합니다.

quartus_jli -n

 

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Arria® II GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.