문서 ID: 000083749 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-30

Stratix V GX RX 균등화 설정이 레지스터 매핑 영역과 QSF 할당 간에 다른 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Stratix® V GX RX 균등화 설정은 PHY IP 사용자 가이드의 실수로 인해 레지스터 매핑 영역과 QSF 할당 간에 다릅니다.

유효한 트랜시버 재구성 컨트롤러 메모리 매핑 값은 0에서 15입니다.
유효한 QSF 할당은 1~16개입니다.

트랜시버 재구성 컨트롤러의 설정 0은 Quartus® II QSF 할당 등에서 1을 설정하는 데 해당합니다.

해결 방법

이 불일치는 향후 PHY IP 사용자 가이드 버전에서 수정됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

Stratix® V FPGA
Stratix® V GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.