문서 ID: 000083753 콘텐츠 형태: 문제 해결 마지막 검토일: 2006-02-13

AN 208에 알려진 오류가 있습니까: Stratix 장치 v1.0 구성?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 예, 그림 2와 6의 MSEL 핀 연결이 올바르지 않습니다. 패시브 직렬 구성 모드의 경우 MSEL[1] 핀을 VCC에 연결해야 하며 MSEL[0]과 MSEL[2] 핀은 GND에 연결해야 합니다. 올바른 정보는 표 2에 나와 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.