문서 ID: 000083761 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-07-02

1000BASE-X 모드에서 1000BASE-X/SGMII PCS용 잘못된 트랜시버 수신 클럭

환경

  • 인텔® Quartus® II 구독 에디션
  • 이더넷
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 errata는 트리플 스피드 이더넷 MegaCore 기능에 영향을 미칩니다.

    트랜시버의 단계 보상 FIFO 읽기 클럭 1000BASE-X PCS 수신기를 구동하는 동일한 클럭에 의해 구동되지 않습니다. 논리. 이로 인해 잘못된 타이밍 분석이 발생하고 데이터 오류가 발생합니다.

    이 문제는 1000BASE-X를 사용하는 MAC 기능의 변형에 영향을 미칩니다. PCS 기능 및 임베디드 PMA.

    해결 방법

    이 문제에는 해결 방법이 없습니다. 이 문제는 버전에서 해결되었습니다. 트리플 스피드 이더넷 메가코어 기능 12.0.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Arria® II FPGA
    Arria® II GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.