문서 ID: 000083765 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-28

내 Cyclone III 또는 Cyclone IV LVDS_E_3R 출력 신호가 반전되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 10.1 SP1 이전의 문제로 인해 Cyclone® III 또는 Cyclone IV 장치에서 반전된 LVDS_E_3R 출력 신호가 나타날 수 있습니다. 출력 레지스터에 NOT-gate 푸시 백이 구현되고 출력 레지스터가 I/O 엘리먼트에 배치될 경우 발생할 수 있습니다. NOT-gate 푸시백은 Quartus II 합성이 비동기 재설정을 사용하여 비동기 프리셋을 구현하는 경우를 포함하여 레지스터가 초기 높은 값을 가질 때 발생합니다.

    해결 방법

    이 문제를 해결하려면 다음 중 하나를 수행하십시오.

    • 다음과 같이 할당을 사용하여 레지스터가 I/O 엘리먼트에 FAST_OUTPUT_REGISTER 배치되는 것을 방지합니다.
      • set_instance_assignment -name FAST_OUTPUT_REGISTER OFF -to
    • 또는 비동기 사전 설정을 제거하는 등 출력 레지스터의 초기 높은 값을 제거하여 NOT-gate 푸시 백의 구현을 방지하십시오.

    이 문제는 Quartus II 소프트웨어 버전 11.1부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Cyclone® III FPGA
    Cyclone® III LS FPGA
    Cyclone® IV E FPGA
    Cyclone® IV GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.