문서 ID: 000083848 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-11

Stratix V GX 및 Arria V GZ 장치에 대한 Quartus II 소프트웨어에서 어떤 트랜시버 슬루 속도 설정이 허용됩니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

다음 트랜시버 슬루 속도 설정은 Stratix® V GX 및 Arria® V GZ 장치에 대한 Quartus® II 소프트웨어에서 허용됩니다.

프로토콜/데이터레이트 허용된 Quartus II 설정 IBIS-AMI 설정

PCI Express Gen3, Gen2, CEI

4*_30ps
PCI Express Gen1, XAUI3*_50ps
기가비트 이더넷1*_160ps
=<1Gbps1, 2, 3*_160ps, *_90ps, *_50ps
1Gbps - 3Gbps2, 3*_90ps, *_50ps
>3Gbps - 6Gbps3, 4*_50ps, *_30ps
>6Gbps4, 5*_30ps, *_15ps

잘못된 슬루 속도를 할당하면 아래와 유사한 오류 메시지가 나타납니다.

오류(15001): 값 "4"의 할당 XCVR_TX_SLEW_RATE_CTRL "pm_tx_slew_rate_ctrl" 매개변수의 유효한 값과 충돌합니다.

  • 프로토콜 선언은 데이터 속도보다 우선합니다. 예를 들어 XAUI는 레인당 데이터 속도가 3.125Gbps이지만 "3"의 설정만 허용됩니다. XAUI에는 "4"의 설정이 허용되지 않습니다.
  • 표에 나열되지 않은 프로토콜의 경우 데이터 속도와 관련된 슬루 설정을 사용해야 합니다.
  • IBIS-AMI 슬루 속도 수치는 대략적인 송신기 20%-80% 상승 시간으로 정의됩니다. "ps" 수치는 정량적인 것으로 간주해서는 안 되며 대략적인 라벨일 뿐입니다.
  • IBIS-AMI 모델을 통해 데이터 속도 또는 프로토콜에 대한 슬루 속도 설정을 시뮬레이션할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Stratix® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.