문서 ID: 000083851 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-04-04

여러 MPFE 포트와 함께 하드 메모리 컨트롤러를 사용할 때 잘못된 읽기 데이터가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • UniPHY 인텔® FPGA IP 탑재 DDR3 SDRAM 컨트롤러
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    하드 메모리 제어기(HMC) MPFE 포트에 대해 쓰기 및 읽기 트랜잭션을 수행할 때 쓰기 우선순위가 더 높은 경우에도 쓰기 트랜잭션이 쓰기 트랜잭션 전에 수행되는 것을 관찰할 수 있습니다. 따라서 읽은 데이터가 올바르지 않을 수 있습니다.

    예를 들어, HMC MPFE 포트가 다음과 같이 설정된 경우:

    Port0은 쓰기 전용으로 구성되고, 우선 순위는 7로 설정되고, 가중치는 0으로 설정됩니다
    Port1은 읽기 전용으로 구성되고, 우선 순위는 1로 설정되고, 가중치는 0으로 설정됩니다

    데이터 'data0'으로 'addr0'을 주소 지정하기 위해 Port0에서 쓰기 요청을 수행하고 동시에 'addr0'을 주소 지정하기 위해 Port1에서 읽기 요청을 수행하는 경우 다시 읽은 데이터는 항상 'data0'이어야 합니다. HMC에 읽기 데이터가 예상과 다른 문제점이 있습니다.

    해결 방법

    해결 방법은 동일한 주소 범위에 대한 모든 쓰기 요청이 완료될 때까지 주소 범위에 대한 읽기 요청 수행을 지연하는 것입니다. 또 다른 방법은 기록 중인 메모리 영역이 아닌 다른 메모리 영역에서 읽는 것입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 11 제품

    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.