Quartus® II 소프트웨어 버전 14.1에서 알려진 문제로 인해 소프트 LVDS RX 인텔 FPGA IP 대한 매개변수 편집기 생성 VHDL 파일은 인텔® MAX® 10개의 장치가 있는 것이 올바르지 않습니다. 프로젝트 및 시뮬레이션 디렉토리에서 생성된 VHDL 파일의 rx_in 포트는 일치하지 않습니다.
합성 파일 의 rx_in 포트는 유형 std_logic 사용하지만 시뮬레이션 파일에서는 std_logic_vector(0 downto 0)으로 시뮬레이션이 아래와 유사한 오류를 생성합니다.
로딩 work.mylvds_rx(rtl)
# ** 실패: (vsim-3807) 포트 "rx_in"에 대한 구성 요소와 엔티티 간에 유형이 일치하지 않습니다.
./ / .vhd 파일에서 rx_in 포트를 std_logic 에서 std_logic_vector (0 다운토 0)로 교체합니다.
이 문제는 Quartus II 소프트웨어 버전 15.0에서 해결되었습니다.