문서 ID: 000083856 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-07-10

10개 장치를 사용하여 소프트 LVDS RX 인텔® FPGA IP VHDL 파일을 시뮬레이션할 때 오류가 발생하는 인텔® MAX® 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 14.1에서 알려진 문제로 인해 소프트 LVDS RX 인텔 FPGA IP 대한 매개변수 편집기 생성 VHDL 파일은 인텔® MAX® 10개의 장치가 있는 것이 올바르지 않습니다. 프로젝트 및 시뮬레이션 디렉토리에서 생성된 VHDL 파일의 rx_in 포트는 일치하지 않습니다.

    합성 파일 의 rx_in 포트는 유형 std_logic 사용하지만 시뮬레이션 파일에서는 std_logic_vector(0 downto 0)으로 시뮬레이션이 아래와 유사한 오류를 생성합니다.

    로딩 work.mylvds_rx(rtl)
    # ** 실패: (vsim-3807) 포트 "rx_in"에 대한 구성 요소와 엔티티 간에 유형이 일치하지 않습니다.

    해결 방법

    ./ / .vhd 파일에서 rx_in 포트를 std_logic 에서 std_logic_vector (0 다운토 0)로 교체합니다.

    이 문제는 Quartus II 소프트웨어 버전 15.0에서 해결되었습니다.

     

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® MAX® 10 FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.