설명
Altera® Stratix® III 및 IV 장치에서 각 DSP 반 블록에는 4개의 18x18비트 서명된 승수가 포함되어 있지만 구현 중에는 모두 사용할 수 있는 것은 아닙니다. 각 DSP 반 블록에는 144개의 입력 핀과 72개의 출력 핀이 있습니다. 독립적인 18x18비트 멀티파일러는 출력 폭이 36비트이므로 72개의 출력 핀이 있는 DSP 하프 블록은 2개의 18x18비트 승수만 맞출 수 있습니다. 독립적인 18x18 비트 승수를 만들 때 도구는 실제로 두 개의 18x18 비트 요소를 사용합니다.
DSP 반 블록 승수는 9x9, 12x12, 18x18 및 36x36비트 모드에서 사용할 수 있습니다. 10x10비트 승수를 구현하려면 12x12비트 승수를 사용합니다. 그러나 리소스 사용 보고서에는 사용 중인 두 개의 18x18 비트 요소가 표시됩니다. 12x12비트 승수의 출력은 24비트이며 18x18비트 승수의 출력은 36비트입니다. 출력 폭의 차이는 36~ 24 = 12비트이며, 다른 승수는 DSP 하프 블록에서 이러한 출력 핀을 사용하기에는 너무 좁습니다.
10x10비트 승수 3개를 구현하면 4개의 18x18 엘리먼트만 사용할 수 있으며, 3개의 18x18비트 승수를 구현하면 6개의 18x18비트 요소만 사용할 수 있습니다.