PCI Express® IP 코어용 Stratix® V 또는 Arria V GZ 하드 IP를 사용할 때 링크가 지속적으로 나타나지 않는 문제가 있습니다. 이 문제는 코어가 네이티브 2세대 코어로 구성되는 경우에 표시됩니다. 이 문제는 PCIe® 하드 리셋 컨트롤러(HRC)와 관련이 있습니다.
PERST 또는 로컬 리셋을 주장해도 링크를 가져오는 데 도움이 되지 않습니다. FPGA 다시 프로그래밍하면 링크를 불러올 수 있지만 일관성도 없습니다.
Quartus II 소프트웨어 버전 12.1 SP1에서 이 문제를 해결하려면 다음 절차를 사용하여 소프트 리셋 컨트롤러(SRC)로 변경하십시오.
MegaWizard™ 흐름의 경우:
1) />변종>/합성/.v 파일 편집
2) 문자열 검색, "hip_hard_reset_hwtcl"
3) 매개변수 설정 hip_hard_reset_hwtcl = 0
4) variant.v 저장
5) 7단계로 이동
Qsys 흐름의 경우:
1) 텍스트 편집기를 사용하여 .qsys 파일을 편집합니다.
2) "force_src" 문자열 검색
3) 아래와 같이 다음 매개변수가 설정되어 있는지 확인합니다.
4) .qsys 파일에 변경 내용 저장
5) Qsys 시스템을 재생성하여 기본 설계 파일에 변경 사항을 적용합니다.
6) 7단계로 이동
일반적인 단계:
7) //submodules/sv_xcvr_pipe_native.sv 파일 열기
8) "cal_offset_mode" 검색
9) 다음 줄이 sv_xcvr_pipe_native.sv 파일의 줄과 일치하는 경우, 10단계에 표시된 대로 변경하면 11단계로 계속 진행됩니다.
.cal_offset_mode((protocol_version == "Gen 2") ? "MODE_ACCUMULATION_MIDSWEEP": "MODE_INDEPENDENT"),
.cal_oneshot((protocol_version == "Gen 2") ? "ONESHOT_ON": "ONESHOT_OFF"),
.rx_dprio_sel((protocol_version == "Gen 2") ? "RX_CALIBRATION_SEL": "RX_DPRIO_SEL"),
10)
.cal_offset_mode("MODE_INDEPENDENT"),
.cal_oneshot("ONESHOT_OFF"),
.rx_dprio_sel("RX_DPRIO_SEL"),
11) 재컴퓨틸 디자인
12) hip_hard_reset_hwtcl 맵 보고서 파일(예:.top.map.rpt)을 검색하고 값이 0으로 설정되어 있는지 확인합니다.
Qsys 시스템 또는 PCIe 코어를 변경하고 재생성하면 일부 또는 모든 변경 사항이 취소될 수 있습니다.
이 문제는 Quartus II 소프트웨어의 v13.1에서 해결되었습니다.