문서 ID: 000084015 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-01-13

장치가 완전히 활용되지 않았는데도 Arria® V 설계가 라우팅되지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 소프트웨어
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 13.1 이하의 문제로 인해 장치가 완전히 활용되지 않을 때 Arria® V 설계가 라우팅되지 않는 것을 볼 수 있습니다. 이 문제는 높은 팬아웃 클럭이 대상 로직의 배치를 디바이스의 사분면으로 제한하는 지역 클럭 네트로 잘못 승격될 때 발생합니다.

    해결 방법

    이 문제를 해결하려면 아래 할당을 사용하여 시계를 지역이 아닌 전역으로 수동으로 할당합니다.

    set_instance_assignment -name GLOBAL_SIGNAL "GLOBAL CLOCK" -을 "<clock name>으로

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.