경고(10240): Verilog HDL Always Construct 경고(altpciexpav_stif_txresp_cntrl.v)

PCI Express*용 인텔® Arria® 10 하드 IP의 문제로 인해 인텔® Quartus® II 또는 인텔® Quartus® Prime Standard 소프트웨어를 사용할 때 분석 및 정교화 중에 다음 경고가 표시됩니다.

경고(10240): Verilog HDL Always Construct warning at altpciexpav128_txresp_cntrl.v(344): 상시 구성을 통해 하나 이상의 경로에 이전 값을 보유하는 가변 "payload_limit_cntr"에 대해 래치(es)를 추론합니다.
정보(10041): altpciexpav128_txresp_cntrl.v(344)에서 "payload_limit_cntr[0]"에 대한 추론 래치
정보(10041): altpciexpav128_txresp_cntrl.v(344)에서 "payload_limit_cntr[1]"에 대한 추론 래치
정보(10041): altpciexpav128_txresp_cntrl.v(344)에서 "payload_limit_cntr[2]"에 대한 추론 래치
정보(10041): altpciexpav128_txresp_cntrl.v(344)에서 "payload_limit_cntr[3]"에 대한 추론 래치

이러한 경고는 안전하게 무시될 수 있으며 버전 16.1부터 인텔® Quartus® Prime Pro 소프트웨어로 수정되었습니다.