보드 토폴로지에 따라 플라이 바이 토폴로지로 DDR3 또는 DDR4 메모리 인터페이스를 구현하기 위해 인텔® Arria® 10 FPGA 외부 메모리 인터페이스(EMIF) IP를 사용할 때 신호 오버슈트와 언더슈트로 인해 주소 및 명령 신호에 대한 최적 이하의 신호 무결성이 나타날 수 있습니다. 영향을 받는 주소와 명령 핀을 구성하여 슬루 속도가 느린 경우 신호 무결성을 개선할 수 있습니다. EMIF IP와 Quartus® II 소프트웨어는 기본적으로 I/O 버퍼에 대해 빠른 슬루 속도를 선택합니다.
향후 버전의 IP에서는 EMIF 세대 GUI에서 직접 슬루 속도를 지정할 수 있습니다. 이 옵션은 Quartus 소프트웨어 버전 14.1 및 14.1a10s에서 사용할 수 없습니다. 그러나 할당 편집기를 통해 또는 직접 편집하여 할당을 수동으로 추가하여 슬루 속도를 느리게 구현할 수 있습니다. QSF.
다음 단계를 따라 이름 PIN_NAME 있는 최상위 핀의 슬로우 속도를 지정합니다.
- EMIF IP GUI에서 주소/명령 OCT 설정을 UNCALIBRATED 종료로 변경한 후 IP를 재생성합니다.
- set_instance_assignment -name SLEW_RATE 0 -에서 PIN_NAME 설정합니다.
(영향을 받는 모든 주소 및 명령 핀에 대해 이 할당을 반복해야 합니다.) - 저속 슬루 속도는 출력 버퍼가 온칩 종료(OCT)를 사용하지 않는 경우에만 지원됩니다. 주소와 명령 핀이 OCT를 사용하는 경우, 느린 슬루 속도를 사용하려면 출력 종료를 비활성화 해야 합니다.
OUTPUT_TERMINATION CURRENT_STRENGTH_NEW 할당을 통해 수행할 수 있습니다. 예를 들어:
set_instance_assignment -name OUTPUT_TERMINATION OFF -to PIN_NAME
set_instance_assignment -name CURRENT_STRENGTH_NEW desired_current_strength -to PIN_NAME(할당 편집기에서 이 과제를 추가한 다음 CURRENT_STRENGTH 설정을 사용하면 Quartus가 자동으로 QSF 파일에 CURRENT_STRENGTH_NEW 추가합니다).
여기서 desired_current_strength 핀의 현재 강도(예: "8mA")의 값입니다.
- 특정 I/O 표준(예: SSTL-12, SSTL-15)은 출력 종료 비활성화를 지원하지 않습니다. 슬루 속도를 늦추려면 I/O 표준을 고정 전류 출력을 지원하는 표준으로 재정 의해야 합니다. 예를 들어, 1.2V DDR4의 경우 다음 할당을 사용합니다.
set_instance_assignment -name IO_STANDARD "1.2-V" -to PIN_NAME
1.5V DDR3의 경우 다음 할당을 사용하십시오.
set_instance_assignment -name IO_STANDARD "1.5-V" -to pin_name