문서 ID: 000084047 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-10-23

출력(tJPCO) 사양에 MAX 10 JTAG 포트 클럭을 충족하는 권장 보드 설계 지침은 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

MAX 10 FPGA 장치에서 표 46을 참조합니다. 데이터시트 (PDF), MAX® 10개 장치에 대한 JTAG 타이밍 매개변수 기반 Cload = TDO용 10pF. 

Cload = 충족하려면 10pF 사양, 추적 길이는 <= 2여야 합니다. JTAG 드라이버 구성 요소(예: 마이크로 컨트롤러, 프로세서 또는 CPLD) 사이 인치 MAX 10 장치 JTAG 인터페이스. 이는 JTAG 타이밍이 내에 있는지 확인하기 위한 것입니다. 사양. Cload 값이 10pF 사양을 초과하면 속도가 느려집니다. JTAG TCK 주파수를 통해 정상적인 JTAG 작동을 보장합니다.

 

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® MAX® 10 FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.