문서 ID: 000084075 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2012-09-11

ModelSim-Altera Wave 편집기를 사용하여 VHDL 또는 Verilog에서 테스트벤치를 만들려면 어떻게 합니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

이 문서는 ModelSim-Altera Wave Editor에서 테스트 벡터 파형을 생성하여 VHDL 또는 Verilog HDL 테스트벤치를 만드는 방법에 대한 단계별 프로세스를 설명합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.