문서 ID: 000084102 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

내 Stratix® II DCFIFO 메가 기능의 출력 데이터가 타이밍 시뮬레이션에서 Xs를 표시하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

타사 시뮬레이션 도구용 Quartus® II 소프트웨어 버전 5.0에서 생성한 게이트 레벨 타이밍 시뮬레이션 넷리스트에 알려진 문제가 있습니다. 이 문제로 시뮬레이션 도구가 DCFIFO 메가 기능 출력에 적합한 값을 표시하지 못하게 합니다.

이 문제는 Quartus II 소프트웨어 버전 5.1부터 해결되었습니다.

Quartus II 소프트웨어 버전 5.0 SP1의 패치 번호 1.29는 Altera 기술 지원 팀에 문의할 수도 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® II FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.