설명
Stratix® V 장치에서 ALTDQ_DQS2 블록으로 설계할 때 디자인을 합성할 때 다음 오류가 발생할 수 있습니다.
오류(129001): 원자 "|계층 구조|dqs_delay_chain"에서 입력 포트 DQSDISABLEN(stratixv_dqs_delay_chain 원시적)이 법적으로 연결 및/또는 구성되지 않았습니다.
DQSDISABLEN 및 DQSENABLEN 포트를 동일한 내부 신호에 연결해야 하는 알려진 문제가 있습니다. 그렇지 않으면 합성 오류가 발생합니다.
해결 방법
altdq_dqs2_stratixv.sv 파일에서 다음 두 줄을 변경하여 dqsdisablen 및 dqsenablen을 내부 신호 dqs_enable_int 연결합니다.
라인 변경 967 및 968:
.dqsenable(dqs_enable_int),
.dqsdisablen(dqs_disable_int),
받는 사람
.dqsenable(dqs_enable_int),
.dqsdisablen(dqs_enable_int),
마찬가지로, 변경 라인 1117 및 1,118:
.dqsenable(dqsn_enable_int),
.dqsdisablen(dqsn_disable_int),
받는 사람
.dqsenable(dqsn_enable_int),
.dqsdisablen(dqsn_enable_int),
추가 정보
이 문제는 Quartus® II 소프트웨어 버전 12.0부터 해결됩니다.