문서 ID: 000084107 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2011-06-14

RTL 시뮬레이션 중 Quartus II 합성 중 올바른 추론과 올바른 동작을 활성화하기 위해 바이트 지원 트루 듀얼 포트 RAM용 VHDL을 만들려면 어떻게 해야 합니까?

환경

    시뮬레이션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 11.0 이전의 문제로 인해 Byte 지원 True Dual Port RAM VHDL 템플릿이 Quartus II 합성에서 RAM 메가 기능을 올바르게 추론하지 못하고 RTL 시뮬레이션에서 올바른 동작을 시뮬레이션하지 않습니다.

이 문제를 해결하려면 Byte 지원 True Dual Port RAM VHDL 템플릿에서 다음을 변경하십시오.

  • 선언 ram 문을 에서 signal 로 변경합니다 shared variable.

  • 선언 후 다음 줄을 추가합니다. ram:
    attribute ramstyle : string;
    attribute ramstyle of ram : variable is "no_rw_check";
  • 모든 할당에 대한 연산자를 에서 <= 로 변경합니다.ram :=

다음 링크에서 필요한 변경 사항이 있는 템플릿 버전을 다운로드하십시오.

바이트 지원 트루 듀얼 포트 RAM VHDL 템플릿은 Quartus II 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.